Mengenai Saya

Foto saya
jember, jember, Indonesia
Alumni fisika MIPA Universitas Jember

Counter merupakan rangkaian logika pengurut, karena counter membutuhkan karakteristik memori, dan pewaktu memegang peranan yang penting. Counter digital mempunyai karakteristik penting yaitu sebagai berikut :
  1. Jumlah hitungan maksimum (modulus N-counter)
  2. Menghitung ke-atas atau ke-bawah (up atau down - counter)
  3. Operasi asinkron atau sinkron
  4. Bergerak bebas atau berhenti sendiri
Sebagaimana dengan rangkaian sekuensial yang lain, untuk menyusun counter digunakan flip-flop. Counter dapat digunakan untuk menghitung banyaknya clock-pulsa dalam waktu yang tersedia (pengukuran frekuensi), Counter dapat juga digunakan untuk membagi frekuensi dan menyimpan data.
Berdasarkan pemberian trigger di masing-masing flip-flop penyusun rangkaian Counter, dikenal 2 macam Counter : Counter Sinkron (Synchronous Counter) dan Counter Asinkron (Asynchronous Counter).
Pada Counter Sinkron, sumber clock diberikan pada masing-masing input Clock dari Flip-flop penyusunnya, sehingga apabila ada perubahan pulsa dari sumber, maka perubahan tersebut akan men-trigger seluruh Flip-flop secara bersama-sama.
Sebuah Counter disebut sebagai Up Counter jika dapat menghitung secara berurutan mulai dari bilangan terkecil sampai bilangan terbesar. Contoh : 0-1-2-3-4-5-6-7-0-1-2-….
Sedangkan Down Counter adalah Counter yang dapat menghitung secara berurutan dari bilangan terbesar ke bilangan terkecil.Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input eksternal sebagai control yang menentukan saat menghitung Up atau Down.
Pada Counter Asinkron, sumber clock hanya diletakkan pada input Clock di Flip-flop terdepan (bagian Least Significant Bit / LSB), sedangkan input-input clock Flip-flop yang lain mendapatkan catu dari output Flip-flop sebelumnya. Konfigurasi ini didapatkan dari gambar timing diagram Counter 3-bit seperti ditunjukkan pada gambar 6.5. Dengan konfigurasi ini, masing-masing flip-flop di-trigger tidak dalam waktu yang bersamaan. Model asinkron semacam ini dikenal juga dengan nama Ripple Counter.


0 komentar:

Poskan Komentar

About